Intel давно експериментує з інтеграцією в процесори і платформи програмованих матриць ПЛІС (FPGA). Але по-справжньому компанія розгорнулася лише після поглинання розробника ПЛІС Altera в 2016 році. На жаль для обох компаній, випуск першого покоління спільних продуктів сімейства Stratix був затриманий, оскільки Intel зіткнулася з проблемами при освоєнні техпроцесу з нормами 14 нм. Техпроцес з нормами 10 нм теж супроводжувався... шорсткостями, але світло в кінці тунелю вже видно. Поспішає компанія чи ні, однак сьогодні вона зважилася представити ПЛІС і продукти другого покоління FPGA — сімейство 10-нм матриць Agilex.

Особистий курс Intel і всій індустрії, пов'язаної з обробкою масивів даних, представлений як рух у бік світу, що обертається навколо обробки даних. Зростаюча різноманітність даних і видів їх обробки означає, що обчислювальні платформи загального призначення перестали задовольняти вимогам з боку замовників. Клієнти вимагають цільового відповідності обчислювальних ресурсів завданням всіх рангів: від прикордонних (edge) обчислень до центрів обробки даних. Периферія повинна максимально ефективно і з мінімальними затримками обробити первинну (сиру) інформацію широкого спектру, мережеві пристрої зобов'язані розумно розпорядитися потоками даних, а ЦОД повинні підлаштуватися під тип оброблюваних даних. Без цього інформаційне цунамі рано чи пізно накриє всіх і кожного. І не варто ставитись до цього, як до якоїсь дрібниці або витрат. Відмова, втрата або неможливість вчасної обробки даних, наприклад, можуть призвести до катастрофи з жертвами на виробництві або на транспорті.

Для вирішення проблеми оптимізації «заліза» під робочі обчислювальні навантаження компанія Intel вкотре пропонує поєднувати в одному корпусі елементи замовних рішень (ASIC) і масиви програмованих вентилів (ПЛІС). Для досягнення максимальної гнучкості апаратної частини рішення вбудовується блок ПЛІС, а щоб не витрачати зайвих обчислювальних ресурсів і енергії на роботу з периферією і на обчислення загального порядку в чіп вбудовуються замовні блоки ASIC. В новому сімействі ПЛІС Intel Agilex всі ці напрацювання підняті на нову висоту. Можна сказати, що це високоточна зброя в світі обробки даних, яке орієнтоване на виконання того завдання, яку необхідно вирішити тут і зараз.

В основі ПЛІС Agilex лежить ідея чиплетов ― конструктора з базових і спеціалізованих блоків Intel і партнерів. Масив ПЛІС випускається на найсучаснішому 10-нм техпроцесу, а чиплеты можуть бути хоч 22-нм або навіть випущені з більш старим техпроцесу. Порівняно з ПЛІС попереднього покоління компанія Intel обіцяє до 40 % збільшення продуктивності, економію споживання (до тих же 40 %) та продуктивність до 40 терафлопс.

Матриці нового покоління підійдуть для інфраструктури зв'язку 5-го покоління (5G), хмарні послуги стануть ще більш гнучкою, більш продуктивним і більш ємними, прикордонні обчислення зустрінуть зростаючі вимоги до обробки сирих даних ― це радари (оборона), індустрія 4.0, обробка відео з камер спостереження та інше, а крупний бізнес отримає інструменти для аналізу фінансових ризиків в реальному часі. Не забута і наука. Робота з геномом ― це наше все.

В плані гнучкості використання чиплетов компанія Intel обіцяє не обмежувати фантазію розробників. У матриці Agilex можна вмонтувати все, що побажає замовник. Між собою чиплеты і масив ПЛІС будуть з'єднуватися з допомогою порівняно простий у виготовленні технології Intel EMIB (Embedded Multi-die Interconnect Bridge).

Однією з найбільш цікавих особливостей ПЛІС Agilex обіцяє стати технологія когеретности кеша і пам'яті матриць і процесорів Intel Xeon. Щось подібне є у ARM і цей же принцип намагаються впровадити у нових специфікаціях для галузевих стандартів роботи з прискорювачами в різних платформах, наприклад, в CCIX. Але поки хтось обіцяє, Intel зробила.

Мережева периферія і інтерфейс для контролерів теж на висоті. Матриці Agilex отримають інтерфейс для обміну даними на швидкості до 112 Гбіт/с. Для зовнішніх пристроїв будуть пропонуватися блоки PCI Express 4.0 і 5.0, а також підтримка Compute Express Link (CXL).

Конфігуровані цифрові сигнальні процесори (DSP) у складі матриць ПЛІС Agilex можна буде налаштувати на обробку даних в залежності від типу, що обіцяє прискорити роботу з різними моделями машинного навчання і ІІ. Налаштування включає обробку з одинарною точністю обчислень (FP32), половинної (FP16), а також BFLOAT16 (коли дані FP32 фактично скорочуються до послідовностей FP16 з зростанням продуктивності без суттєвої втрати точності FP32). Нарешті, підтримується обробка INT8 і даних з проміжною точністю: від INT2 до INT7.

Сімейство ПЛІС Intel Agilex розділено на три категорії продуктів. Наймолодшими будуть матриці серії F ― це рішення для широкого спектру продукції. Серія I стане підмогою для обробки масивних потоків даних з акцентом на мережеву інфраструктуру. Серія M ― це база для високопродуктивних обчислювальних навантажень. Саме вона отримає весь спектр новітніх технологій, куди увійдуть і робота з пам'яттю HBM, і підтримка продуктів Intel Optane, і інше. Програмні інструменти для роботи з матрицями Agilex компанія надасть в поточному місяці, а поставки матриць розпочнуться протягом третього кварталу цього року.

До програмних інструментів компанія Intel відносить пакет oneAPI. Розробка рішень з його використанням обіцяє прискорити створення, тестування та випуск рішень на базі платформи Agilex, куди також можна буде включати блоки партнерів, а не тільки самої Intel. Крім того, Intel давно взяла курс на уніфікацію засобів розробки, що дозволить у підсумку портувати один і той же код без значних модифікацій на всі обчислювальні платформи компанії.

Матриці Agilex представлені в рамках великого весняного оновлення рішень Intel для ЦОД. Одночасно з ними компанія представила дві серії процесорів — Intel Xeon D 1600 і Intel Xeon Cascade Lake SP і AP — і 100GbE-рішення Intel Ethernet 800 Series.