Компанія Samsung в рамках міжнародної напівпровідникової конференції International Solid-State Circuits Conference (ISSCC) вперше представила подробиці про свою нову 10n-нм finFET технології і 128-Мбіт чіпах SRAM, що випускаються з її застосуванням.

В даний час статична пам'ять (SRAM) займає не менше 30% площі сучасних мобільних процесорів, і зменшення розмірів транзисторів і габаритів комірки пам'яті при переході на норми 10-нм техпроцесу тільки вітається. За даними Samsung, оптимізована 6T бітова комірка пам'яті в чіпі SRAM, виготовленому з дотриманням норм 10-нм техпроцесу, займає на 38% меншу площу ніж аналогічна осередок при 14-нм техпроцесі, тобто, 0,040 кв. мм проти 0,049 кв. мм.

Однак при переході на більш прецизійні норми з'являються нові проблеми, пов'язані, головним чином, з невеликим годує напругою і недостатньо високою потужністю струму. Незважаючи на зростання продуктивності та економічність 10-нм finFET чіпів, внутрішній опір ланцюгів залишається приблизно на тому ж рівні, що у 14-нм техпроцесу, і навіть збільшується при переході до 7-нм нормам.

У документі, представленому на Samsung ISSCC, описується 2-прохідна техніка формування провідних ліній, завдяки чому мінімальний рівень напруги для 10-нм чіпів SRAM вдалося знизити до 45 мВ для блоків з високим струмом і до 130 мВ для блоків з високою щільністю компонентів. Мінімальний вольтаж без цієї техніки в документі не зазначено. Також, на жаль, немає ніяких уточнень щодо ступеня зниження споживання енергії і збільшення швидкості при переході на 10-нм норми, і в якій мірі вони поєднуються з 38% зменшенням площі чіпи SRAM. На словах представники Samsung обмежилися лише визначенням "аналогічний приріст продуктивності в порівнянні з попереднім переходом на 14-нм техпроцес.

В рамках ISSCC представники Samsung розповідали про другому поколінні 10-нм finFET, однак поки мова про тестових зразках. Samsung планує приступити до масового виробництва 10-нм finFET чіпів SRAM ближче до кінця 2016 року.